Cadence Allegro為元件的PIN分配網絡圖文教程及視頻演示

硬件開發圈 2022-01-08 01:25:12 阅读数:749

cadence allegro 元件 pin 分配

Cadence Allegro為元件的PIN分配網絡

歡迎大家瀏覽高清視頻演示

在好多FGPA或者ARM相關的設計中,為了Layout工程師走線方面。在原理圖設計中不會設定某個元件連接到特定的某個GPIO,需要Layout工程師在PCB設計中將元件的PIN分配網絡以實現特定的連接關系。本文簡單介紹Allegro軟件為元件的PIN分配網絡的方法。
第1步:執行“Setup→User Preference…”
在這裏插入圖片描述
第2步:勾選“logic_edit_enabled”
在這裏插入圖片描述
第3步:執行“Logic→Net Logic”
在這裏插入圖片描述
第4步:在Find面板中勾選“Nets”和“Pins”
在這裏插入圖片描述
第5步:單擊需要賦予網絡的PIN,然後再Option面板中選擇需要賦予給PIN的網絡即可
在這裏插入圖片描述

版权声明:本文为[硬件開發圈]所创,转载请带上原文链接,感谢。 https://gsmany.com/2022/01/202201080125116708.html